



习题 5

2. 基本 $\overline{R}$ - $\overline{S}$ 锁存器如图 5.44 (a) 所示, 请根据图 5.44 (b) 所示的输入波形画出 Q 和 $\overline{Q}$ 端的波形, 假设触发器起始状态为 “0”。




(a) 基本 $\overline{R}$ - $\overline{S}$ 锁存器电路




(b) 波形图


图5.1 习题 5.2 题



3. 请根据图 5.45 所示的 CP 、 R 和 S 输入波形, 画出钟控 R - S 锁存器 Q 和 $\overline{Q}$ 端的波形, 假设触发器起始状态为 “0”。




(a) 钟控 R - S 锁存器




(b) 波形图


图5.2 习题 5.3 题



4. 请根据图 5.46 所示的 CP 和 D 输入波形，画出钟控 D 锁存器 Q 和 $\bar{Q}$ 端的波形，假设触发器起始状态为“0”。




(a) 钟控 D 锁存器




(b) 波形图


图5.3 习题 5.4 题



5. 请根据图 5.47 所示的 CP、R 和 S 输入波形，画出主从式 R-S 触发器 Q 和 $\bar{Q}$ 端的波形，假设触发器起始状态为“0”。




(a) 主从 R-S 触发器




(b) 波形图


图5.4 习题 5.5 题



6. 请根据图 5.48 所示的 CP、J 和 K 的输入波形，画出主从式 J-K 触发器 Q 和 $\bar{Q}$ 端的波形，假设触发器起始状态为 “0”。




(a) 主从 J-K 触发器




(b) 波形图

图5.5 习题 5.6 题




7. 图 5.49 (a) 所示为边沿 J-K 触发器，请：

- (1) 画出针对图 5.49 (b) 所示的 CP、J 和 K 输入波形下，Q 和 $\bar{Q}$ 端的波形，假设触发器起始状态为 “0”。
- (2) 将波形与第 6 题（图 5.48）进行对比，总结主从式 J-K 触发器和边沿 J-K 触发器的不同。




(a) 触发器




(b) 波形图

图5.6 习题 5.7 题




8. 图 5.50 (a) 所示为边沿 D 触发器，请：

- (1) 画出针对图 5.50 (b) 所示的 CP、D 输入波形下，Q 和 $\bar{Q}$ 端的波形，假设触发器起始状态为“0”。
- (2) 将波形与第 4 题（图 5.46）进行对比，总结 D 锁存器和边沿 D 触发器的不同。




(a) 触发器




(b) 波形图


图5.7 习题 5.8 题



9. 在图 5.51 (b) 上，画出图 5.51 (a) 中各触发器的输出 Q 的波形，假设触发器起始状态为“0”。




(a) 触发器



(b) 波形图

图5.8 习题 5.9 题



10. 有一个 D 锁存器和边沿 D 触发器，其波形如图 5.52 所示：

- (1) D 锁存器的波形是 Q_1 还是 Q_2 ？为什么？它是高电平有效还是低电平有效？
- (2) 边沿 D 触发器的波形是 Q_1 还是 Q_2 ？为什么？它是正边沿触发还是负边沿触发？





图5.9 习题 5.10 题

- (1) D 锁存器的波形是 Q_1 ，因为在 $CP=1$ 期间， Q_1 随着 D 的变化而变化；CP 是高电平有效。
- (2) 边沿 D 触发器的波形是 Q_2 ，因为 Q_2 只在 CP 跳变的边沿发生改变，它是负边沿触发。

11. 对应图 5.53 (a) 所示的 J-K 触发器电路，请：

- (1) 写出 Q_1 和 Q_2 的次态方程；
- (2) 对应图 5.53 (b) 所示的 A 和 B 输入波形，画出 Q_1 和 Q_2 的波形。假设触发器的初态为“0”。






图5.10 习题 5.11 题

(1) 次态方程


$$J_1 = (A + B)\overline{Q_1^n} \quad K_1 = 1$$

$$Q_1^{n+1} = J_1\overline{Q_1^n} + \overline{K_1}Q_1^n = (A + B)\overline{Q_1^n} \cdot \overline{Q_1^n} + 0 \cdot Q_1^n = (A + B)\overline{Q_1^n}$$

$$J_2 = (A \oplus Q_2^n) \quad K_2 = B$$


$$Q_2^{n+1} = J_2\overline{Q_2^n} + \overline{K_2}Q_2^n = (A \oplus Q_2^n)\overline{Q_2^n} + \overline{B}Q_2^n = (AQ_2^n + \overline{A}\overline{Q_2^n})\overline{Q_2^n} + \overline{B}Q_2^n = \overline{A}\overline{Q_2^n} + \overline{B}Q_2^n$$

(2) 波形




12. 图 5.54 (a) 为两个 J-K 触发器构成的电路，图 5.54 (b) 所示为输入信号 CP 和 X 的波形，请：

- (1) 画出 Q_1 和 Q_2 的输出波形。假设触发器的初态均为“0”。
- (2) 观察 X、 Q_1 和 Q_2 的波形，分析该电路可能具备的功能，以及相关的约束条件。




(a) 电路图



(b) 波形图

图5.11 习题 5.12 题



电路的功能是：一旦检测到输入X上有下跳沿，就从下一个CP有效边沿开始，在Q2上输出一个CP周期宽度的正脉冲。

约束条件是：X上连续两个下跳沿间隔要大于CP的周期，否则，后面一个下跳沿检测不到。